10层以上高速PCB中的电源/接地层分段和交叉分割处理

核心挑战与原则

管理高频噪声耦合（>1GHz）和电力完整性（目标阻抗

1. 功率噪声降低 40%

3. 1.2层成本节约

1. 电源/接地平面分割

1.1 层功能定义（12层示例）

1.2 关键分割规则

• 最小隔离间隙：

  

  例如：3mil介质层 → ≥60mil间隙

铜电流容量：

$$我和x​=k⋅T1.5⋅在$$

$\mathrm{<br>}$，$T$：重量（盎司），$在$宽度（密耳）
每100mil宽度5A（1盎司）

2. 交叉分割处理技术

2.1 电容桥接解决方案（图2）

2.2 路由避免规则

• 增强型3W规则：

  • 迹线到分裂间隙≥3倍迹线宽度

  • 差分对轴线与分割线之间的角度≥30°

最大横梁长度：

$$L和x​=C/10f和x​​（c=光速）$$

56Gbps信号 →${\mathrm{<br>}}_{\mathrm{<br>}}$小于1.2毫米

3. 电源噪声抑制

3.1 混合细分

3.2 共振控制

平面共振频率：

$L$分割区的对角线长度
$L$=100毫米，e_r​=4.0 →f_余​=750MHz

• 抑制方法：

  • 铁氧体磁珠阵列（100Ω@1GHz）

  • 嵌入式铁氧体薄膜（μ'=120）

4. 验证与案例研究

4.1 56Gbps 转变 董事会考试数据

4.2 交叉分割眼图（图3）

• 基线：眼睛高度=38mV，宽度=0.65UI

• 优化：眼睛高度=62mV，宽度=0.82UI

结论

通过协同优化：

1. 电压域分割（固态核心 + 网格 I/O）

2. 交叉分割电容器矩阵（0.1μF+1nF 组合）

3. 主动谐振控制（珠阵列+铁氧体薄膜）
   在 10 层以上电路板上实现：

• 功率噪声降低 43%。

• 信号裕度提升 2.1 倍

• 层成本降低 15%

五项设计准则：

1. 20H 间隙规则隔离间隙≥20倍介质层厚度

2. 十字分叉帽：

3. 分裂拓扑：无锐角（>60°），无T形交叉口

4. 共振安全： ​

5. PDN协同仿真：HFSS+SIwave 平面阻抗验证