利用硅通孔（TSV）技术在2.5D/3D封装中实现垂直互连

1. TSV基础知识和2.5D/3D架构
贯穿式硅我知道了通孔硅（TSV）技术可在硅衬底上实现垂直互连，这对于芯片堆叠（3D）或基于中介层的集成（2.5D）至关重要。其主要优势包括：

• 更短的互连线与引线键合相比，TSV可将延迟降低50%以上；

• 高带宽：TSV 密度高达 10⁴–10⁵/cm² 支持 HBM2e（1024 位 I/O）；

• 异质集成：结合了逻辑器件、存储器和光子器件。

2.5D硅中介层（厚度为 50–100 μm）将多个芯片连接到有机基板（例如，FCBGA）。
3D：采用 TSV 进行层间连接的直接芯片堆叠（例如，DRAM-on-Logic）。

2. TSV制造工艺及关键技术
（1）深反应离子刻蚀（DRIE）

• 博世工艺交替使用SF₆刻蚀和C₄F₅钝化可实现高纵横比（AR=10:1–20:1），Ra

• 激光钻孔：适用于超薄晶圆（

（2）绝缘和阻隔沉积

• 绝缘：采用 PECVD SiO₂（0.5–1 μm）或 ALD Al₂O₃（10–20 nm）进行电压隔离；

• 障碍：PVD Ta/TaN (50 nm) 以阻止 Cu 扩散。

（3）籽晶层和电镀

• 种子层：IMP增强型PVD Cu（200–500 nm）用于侧壁覆盖；

• 电镀：

  • 采用添加SPS/PEG添加剂的PRC进行无空隙填充；

  • 退火（200–250°C）可将电阻率降低至 2–3 μΩ·cm。

（4）减薄和粘合

• 临时粘合/减薄：

  • 使用 WaferBOND® 将晶圆研磨至 20–50 μm 厚度；

  • 采用 XeF₂ 干法刻蚀或 CMP 暴露 TSV 铜柱。

• 混合键合：

  • Cu-Cu键合（300–400°C，10–50 MPa）电阻

  • 氧化物键合用于机械支撑。

3. 关键挑战与解决方案
（1）热应力管理

• 挑战：CTE 不匹配（Si：2.6 ppm/°C 与 Cu：17 ppm/°C）会导致疲劳；

• 解决方案：

  • 采用低热膨胀系数聚合物（例如BCB）的环形TSV；

  • 有限元分析优化布局（应力

（2）信号/电源完整性

• 和屏蔽差分 TSV 对可降低串扰（>20 dB @10 GHz）；TLM 模型适用于 50±5 Ω 阻抗。

• PI：嵌入式MLCC（阻抗

（3）测试与可靠性

• 电气测试：4PP 用于电阻测试（

• 可靠性测试：

  • 热循环（-55–125°C，1000 次）电阻漂移

  • 用于铜扩散评估的HAST。

4. 先进趋势和应用
（1）微凸点和混合键合

• 用于 HBM-GPU 集成的 Cu-Sn 微凸块（直径 5–10 μm）；

• 混合键合（Cu/SiO₂）可在 3D NAND 中实现 10⁶/cm² 的密度。

（2）光子集成

• 用于CPO的带TSV和波导的硅光子中介层 模块s（

（3）成本控制

• 用于掩模共享的多项目晶圆（MPW）；

• 晶圆级封装（WLP）减少了每个芯片的步骤。