プログラマブルロジックデバイス CPLD | FPGA

# | 画像 | 製造元部品番号 | メーカー | 説明 | パッケージ |
---|---|---|---|---|---|
1 | ![]() | 5M240ZT100C5N | インテル/アルテラ | 電源電圧範囲 - VCCIO:1.71V~1.89V 動作温度範囲:0℃~+85℃ ロジックアレイブロック:240 タイプ:その他PLD | TQFP-100(14x14) |
2 | ![]() | 10CL025YU256I7G | インテル/アルテラ | 組み込みブロックRAM:608256ビット 動作温度範囲:-40℃~+100℃ ロジック素子数:24624 ロジックアレイブロック:1539 | UBGA-256 |
3 | ![]() | AG10KL144H | AGMマイクロエレクトロニクス | LQFP-144(20x20) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LQFP-144(20x20) |
4 | ![]() | AG256SL100 | AGMマイクロエレクトロニクス | LQFP-100(14x14) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LQFP-100(14x14) |
5 | ![]() | AGRV2KQ32 | AGMマイクロエレクトロニクス | QFN-32(4x4) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | QFN-32(4x4) |
6 | ![]() | ATF16V8B-15PU | マイクロチップ・テック | 電源電圧範囲 - VCCIO:5V タイプ:EEPLD DIP-20 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | DIP-20 |
7 | ![]() | EF2M45LG48B | アナログ | LQFP-48-EP(7x7) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LQFP-48-EP(7x7) |
8 | ![]() | EP2C5T144C8N | インテル/アルテラ | 組み込みブロックRAM:119808ビット 動作温度範囲 :0℃~+85℃ ロジック素子数:4608 ロジックアレイブロック:288 | TQFP-144(20x20) |
9 | ![]() | EP4CE6E22C8N | インテル/アルテラ | 組み込みブロックRAM:276480ビット 動作温度範囲:0℃~+85℃ ロジック素子数:6272 ロジックアレイブロック:392 | PQFP-144-EP(20x20) |
10 | ![]() | EP4CE6F17C8N | インテル/アルテラ | 組み込みブロックRAM:276480ビット 動作温度範囲:0℃~+85℃ ロジック素子数:6272 ロジックアレイブロック:392 | FBGA-256 |
11 | ![]() | EP4CE10E22C8N | インテル/アルテラ | 組み込みブロックRAM:423936ビット 動作温度範囲:0℃~+85℃ ロジック素子数:10320 ロジックアレイブロック :645 | LQFP-144-EP(20x20) |
12 | ![]() | EP4CE10E22I7N | インテル/アルテラ | 組み込みブロックRAM:423936ビット 動作温度範囲: -40℃~+100℃ ロジックエレメント/セル :10320 ロジックアレイブロック数:645 | LQFP-144-EP(20x20) |
13 | ![]() | EP4CE10F17C8N | インテル/アルテラ | 組み込みブロックRAM:423936ビット 動作温度範囲:0℃~+85℃ ロジック素子数:10320 ロジックアレイブロック数:645 | FBGA-256 |
14 | ![]() | EP4CE22F17C8N | インテル/アルテラ | 組み込みブロックRAM:608256ビット 動作温度範囲:0℃~+85℃ ロジック素子数:22320 ロジックアレイブロック:1395 | FBGA-256 |
15 | ![]() | EPCQ16ASI8N | インテル/アルテラ | SOIC-8 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | SOIC-8 |
16 | ![]() | EPCQ64ASI16N | インテル/アルテラ | SOIC-16-300mil プログラマブルロジックデバイス(CPLD/FPGA) ROHS | SOIC-16-300mil |
17 | ![]() | EPM240T100C5N | インテル/アルテラ | 供給電圧範囲 - VCCIO:2.5V;3.3V 動作温度範囲 :0℃~+85℃ ロジックアレイブロック:240 タイプ:その他PLD | TQFP-100(14x14) |
18 | ![]() | EPM240T100I5N | インテル/アルテラ | 動作温度範囲:-40℃~+100℃ ロジックアレイブロック:240 タイプ:その他PLD | TQFP-100(14x14) |
19 | ![]() | EPM570T100C5N | インテル/アルテラ | 供給電圧範囲 - VCCIO:2.5V;3.3V 動作温度範囲:0℃~+85℃ ロジックアレイブロック:570 タイプ:その他PLD | TQFP-100(14x14) |
20 | ![]() | EPM570T144C5N | インテル/アルテラ | 供給電圧範囲 - VCCIO:2.5V;3.3V 動作温度範囲:0℃~+85℃ ロジックアレイブロック:570 タイプ:その他PLD | TQFP-144(20x20) |
21 | ![]() | EPM1270T144C5N | インテル/アルテラ | 供給電圧範囲 - VCCIO:2.5V;3.3V 動作温度範囲:0℃~+85℃ ロジックアレイブロック数:1270 タイプ:その他PLD | TQFP-144(20x20) |
22 | ![]() | EPM1270T144I5N | インテル/アルテラ | 供給電圧範囲 - VCCIO:2.5V;3.3V 動作温度範囲:-40℃~+100℃ ロジックアレイブロック数:1270 タイプ:その他PLD | TQFP-144(20x20) |
23 | ![]() | ICE40UP5K-SG48I | 格子 | 組み込みブロックRAM:1171456ビット 動作温度範囲 :-40℃~+100℃ ロジック素子数:5280 ロジックアレイブロック数:660 | QFN-48-EP(7x7) |
24 | ![]() | LCMXO2-1200HC-4TG100I | 格子 | 組み込みブロックRAM:65536ビット 動作温度範囲:-40℃~+100℃ ロジック素子数:1280 ロジックアレイブロック:160 | TQFP-100(14x14) |
25 | ![]() | LCMXO2-1200HC-4TG144C | 格子 | 組み込みブロックRAM:65536ビット 動作温度範囲:0℃~+85℃ ロジック素子数:1280 ロジックアレイブロック:160 | TQFP-144(20x20) |
26 | ![]() | XC6SLX9-2TQG144C | AMD/ザイリンクス | LQFP-144(20x20) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LQFP-144(20x20) |
27 | ![]() | XC6SLX9-2TQG144I | AMD/ザイリンクス | LQFP-144(20x20) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LQFP-144(20x20) |
28 | ![]() | XC6SLX16-2FTG256C | AMD/ザイリンクス | FBGA-256 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FBGA-256 |
29 | ![]() | XC6SLX16-2FTG256I | AMD/ザイリンクス | FBGA-256 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FBGA-256 |
30 | ![]() | XC7A35T-2CSG325I | AMD/ザイリンクス | CSBGA-325 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | CSBGA-325 |
31 | ![]() | XC7A35T-2FGG484I | AMD/ザイリンクス | FBGA-484 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FBGA-484 |
32 | ![]() | XC7A35T-2FTG256C | AMD/ザイリンクス | LBGA-256 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LBGA-256 |
33 | ![]() | XC7A50T-2FGG484I | AMD/ザイリンクス | FBGA-484 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FBGA-484 |
34 | ![]() | XC7A100T-2FGG484I | AMD/ザイリンクス | BGA-484 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | BGA-484 |
35 | ![]() | XC7A100T-2FGG676I | AMD/ザイリンクス | FBGA-676 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FBGA-676 |
36 | ![]() | XC7A200T-2FBG484I | AMD/ザイリンクス | FCBGA-484 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FCBGA-484 |
37 | ![]() | XC7K325T-2FFG900I | AMD/ザイリンクス | FFG-900 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FFG-900 |
38 | ![]() | XC7S25-2CSGA225I | AMD/ザイリンクス | CSGA-225(13x13) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | CSGA-225(13x13) |
39 | ![]() | XC7Z020-2CLG400I | AMD/ザイリンクス | CSPBGA-400 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | CSPBGA-400 |
40 | ![]() | XC9536XL-10VQG44C | AMD/ザイリンクス | LQFP-44(10x10) プログラマブルロジックデバイス(CPLD/FPGA) ROHS | LQFP-44(10x10) |
41 | ![]() | XCKU5P-2FFVB676I | AMD/ザイリンクス | FCBGA-676 プログラマブルロジックデバイス(CPLD/FPGA) ROHS | FCBGA-676 |
製品カテゴリーが幅広く、新製品も継続的に導入されているため、このリストに掲載されているモデルはすべてのオプションを完全に網羅しているとは限りません。より詳しい情報については、いつでもお気軽にお問い合わせください。
プログラマブルロジックデバイス(CPLD/FPGA) | |||
メーカー | パッケージ | 供給電圧範囲 | |
|
|
| |
タイプ | ロジックアレイブロック | ロジックエレメント/セル | |
|
|
| |
組み込みブロックRAM | 動作温度範囲 | 最大遅延時間 Tpd | |
|
|
| |
論理ゲートの数 | |||
|
CPLD (複合プログラマブル ロジック デバイス) と FPGA (フィールド プログラマブル ゲート アレイ) はどちらもプログラマブル ロジック デバイス (PLD) の一種で、デジタル回路設計で重要な役割を果たし、高度なカスタマイズ性と柔軟性を備えています。
I. 基本概念
CPLD:PALデバイスとGALデバイスから発展した複合プログラマブルロジックデバイスは、大規模集積回路(LSI)のカテゴリに属します。ユーザーはこれを使用することで、独自のニーズに応じた論理機能を備えたデジタル集積回路を構築できます。
FPGA:フィールドプログラマブルゲートアレイは、PAL、GAL、CPLDなどのプログラマブルデバイスのさらなる発展形です。特定用途向け集積回路(ASIC)の分野におけるセミカスタム回路として、カスタム回路の欠点を解決し、既存のプログラマブルデバイスのゲート回路数の制限を克服します。
II. 構造と構成
CPLD:
主に、ロジック ブロック、プログラム可能な相互接続チャネル、I/O ブロックの 3 つの部分で構成されます。
ロジック ブロックは小規模 PLD に似ており、通常は複数のマクロ セルが含まれており、各マクロ セルは積項アレイ、積項割り当て、およびプログラム可能なレジスタで構成されます。
プログラム可能な相互接続チャネルは、ロジック ブロック、マクロ セル、および入力/出力ピン間の相互接続ネットワークを提供します。
I/O ブロックは、内部ロジックとデバイスの I/O ピン間のインターフェイスを提供します。
FPGA:
これは、ルックアップ テーブル、LUT、フリップフロップなどの一連のプログラマブル ロジック ユニットで構成されています。
これらのロジックユニットとフリップフロップは、さまざまなロジック機能を実装するようにプログラムでき、ロジックゲートとワイヤを介して相互に接続されます。
FPGA には、外部回路や他の FPGA と通信するための一連の入力/出力 I/O ピンも含まれています。